ノイズトラブル防止のための
設計段階から作り込む回路プリント基板実践的ノイズ対策技術【WEB受講(Zoomセミナー)】

電気現象としてのノイズ,回路基板からノイズが発生メカニズム,ノイズを抑えた回路基板の開発手法,,アートワーク設計者に対する有効なノイズ対策について,具体事例を含め詳しく解説する特別セミナー!!
講師
倉西技術士事務所 所長 倉西 英明 先生
元 富士フイルム株式会社
日時
2022/2/24(木)10:00〜16:00
会場
*本セミナーは、WEB受講のみとなります
会場案内
受講料 (消費税等込み)1名:49,500円 同一セミナー同一企業同時複数人数申込みの場合 1名:44,000円
講師
倉西技術士事務所 所長 倉西 英明 先生
元 富士フイルム株式会社
日時
2022/2/24(木)10:00〜16:00
会場
*本セミナーは、WEB受講のみとなります
会場案内
受講料 (消費税等込み)1名:49,500円 同一セミナー同一企業同時複数人数申込みの場合 1名:44,000円
受講形式
 WEB受講のみ
 *本セミナーは、Zoomシステムを利用したオンライン配信となります

受講対象 
電子回路を利用した全ての装置、システムを扱う企業の 
・電子回路や基板の開発・設計経験のある方 
・電子機器のノイズ対策・試験をされる方 
・基板が原因のノイズトラブルでお困りの方 
上記の何れかであれば、レベル不問 

予備知識 
電気物理の基礎的知識、又は電子回路の基礎的知識 
プリント基板に関する基礎的知識

習得知識
1) 電気現象としてのノイズとは何かがわかる
2) 何故、回路基板からノイズが発生するのかが理解でき設計に活かせる
3) ノイズを抑えた回路基板の開発手法が分かる
4) アートワーク設計者に対する有効なノイズ対策の指示が可能になる

講師の言葉
 電子機器のEMC試験等で起こるノイズ問題は、その多くがプリント基板に起因します。ノイズのエネルギーを発生させる、或いは、ノイズを受けて誤動作する部品が載っているのがプリント基板だからです。
 しかし、製品の上市間際で基板が原因と分かっても、納期やコストの制約から、改版ができず、フェライトコア等の外付け部品で対応せざるを得ないことがままあります。
 さらに、回路が高速化した今日では、ノイズに加えてSI・PIの問題もあり、ツール類を使用しなければ、一発で動作する基板を作ることは容易ではありません。しかし、原理が分からずツールに頼ると、落とし穴にはまることがあります。
  そこで、このセミナーでは数式を極力使わず、ノイズとは何か、や、ノイズに関わる電気物理を学んだ後、何故、プリント基板からノイズが出る(受ける)のか、どうすればトラブルを防げるのか、を回路設計、配置設計、配線設計の順を追って学んで行きます。これにより、ツールがなくても、ある程度ノイズが抑えられ、
 また、ノイズに強いプリント基板が設計できるようになることを目指します。

プログラム

1. ノイズの基礎
1.1 ノイズとは何か
  1.1.1 基板と電磁エネルギーの出入り
  1.1.2 ノイズの定義
  1.1.3 電子回路の干渉とEMC
  1.1.4 ノイズの時間的特性
  1.1.5 ノイズの伝達経路
1.2 ノイズの物理
  1.2.1 物理以前の話
  1.2.2 ノイズと物理法則
  1.2.3 交流の基礎知識
  1.2.4 交流とスペクトル
  1.2.5 見えないLとC
  1.2.6 共振現象
  1.2.7 電磁波の発生とアンテナ

2. プリント基板のノイズ設計
2.1 プリント配線の基礎
  2.1.1 基板とノイズ
  2.1.2 基板パターンと伝送線路
  2.1.3 信号とリターン経路
  2.1.4 電源層・GND層
  2.1.5 ノイズを考慮した層構成
2.2 回路設計の要点
  2.2.1 回路構成の設計
  2.2.2 能動部品の選択
  2.2.3 受動部品の選択
  2.2.4 ノイズ対策部品の選択
2.3 部品配置の要点
  2.3.1 パワエレ回路の配置
  2.3.2 高速部品の配置
  2.3.3 対策部品の配置
  2.3.4 アナログ回路の配置
  2.3.5 発熱部品の配置
2.4. 配線設計の要点
  2.4.1 クロックの配線
  2.4.2 電源周りの配線
  2.4.3 高速信号の配線
  2.4.4 外部接続周りの配線
  2.4.5 アナログ回路周りの配線

3. ノイズ対策の実際
3.1 基板特有の事情
  3.1.1 市販ユニット・外部設計品
  3.1.2 基板製作の流れ
  3.1.3 指示書類作成のカギ
  3.1.4 基板設計者との意思疎通
3.2 効率的なノイズ対策
  3.2.1 素早く原因を掴むコツ
  3.2.2 再現性を確保する手法
  3.2.3 技術が身につく試行錯誤


講師紹介
略歴
1990年4月-2016年5月 富士フイルムにて
・印刷機器のアナログ回路設計
・医療画像診断機器のEMC設計・試験実施・市場不具合対策
2016年6月-現在
 倉西技術士事務所 開業
2017年4月-2019年3月
 横浜国立大学産学官連携コーディネーター(兼業)
2018年10月-現在
 (株)キョウデン ノイズ設計・対策(協業)

資格等
・技術士(電気電子部門)
・iNARTE EMC Engineer, iNARTE/KEC Senior EMC Design Engineer
・第一級陸上無線技術士・電気通信主任技術者(伝送交換・線路)
・電子情報通信学会 通信ソサイエティ EMCJ
・エレクトロニクス実装学会 低ノイズ実装研究会